FMS2024展会上的Kioxia展台非常热闹，多项技术演示让参观者目不暇接。BiCS8制造流程的演示首先吸引了人们的注意。Kioxia和WesternDigital宣布BiCS8将于2023年3月出样。

在报道Kioxial的2TbQLCNAND设备和WesternDigital的128TBQLC企业级固态硬盘概念验证演示时，我们曾对其CMOSBondedArray(CBA)方案略有了解。在Kioxia的展台上，我们获得了更多信息。

传统上，闪存芯片的制造包括在闪存阵列外围放置相关逻辑电路（CMOS工艺）。然后，工艺转移到将CMOS放在单元阵列下面，但晶圆开发工艺是系列化的，先制造CMOS逻辑，然后在上面制造单元阵列。然而，这也带来了一些挑战，因为单元阵列需要一个高温处理步骤，以确保更高的可靠性，这可能会损害CMOS逻辑的健康。由于最近晶圆键合技术的进步，新的CBA工艺允许CMOS晶圆和电池阵列晶圆并行独立加工，然后拼接在一起，如上图所示。

BiCS83DNAND包含218层，而BiCS5为112层，BiCS6为162层。公司决定跳过BiCS7（或者说，这可能是作为内部测试工具的短暂一代产品）。这一代产品保留了BiCS6的四平面电荷阱结构。其TLC版本为1Tbit设备。QLC版本有两种容量--1Tbit和2Tbit。

Kioxia还指出，虽然其层数（218层）与竞争对手的最新层数相比并不占优势，但其横向扩展/单元收缩使其在位密度和运行速度（3200MT/s）方面具有竞争力。作为参考，美光最新推出的G9NAND有276层，在TLC模式下位密度为21Gbit/mm2，工作速度可达3600MT/s。然而，其232LNAND的运行速度仅为2400MT/s，位密度为14.6Gbit/mm2。

必须指出的是，CBA混合键合工艺与其他供应商目前使用的工艺相比具有优势，包括美光的CMOSunderarray（CuA）和SKhynix在2010年代末开发的4DPUC（periphery-under-chip）。预计其他NAND厂商最终也会采用Kioxia所用的混合键合方案的某些变体。