摘要：
华为近年来提出的LogicFolding（逻辑折叠）芯片架构再次引发半导体行业关注。华为方面此前公布的数据显示，通过重新组织芯片内部逻辑电路并进行垂直方向的三维布局，可以显著缩短信号传输路径，同时大幅减少时钟网络所需的缓冲器数量。不过，半导体行业专家指出，这种架构虽然能够降低部分信号传输成本，却无法从根本上解决3D芯片最棘手的散热问题，而这也可能成为其进一步扩大规模的主要障碍。
LogicFolding是华为在美国先进半导体技术限制背景下提出的一种芯片设计方法。其核心思路并不是单纯依靠更先进的光刻工艺缩小晶体管，而是通过重新排列芯片内部的逻辑单元，将原本主要分布在二维平面上的电路转移到垂直方向，从而缩短信号在芯片内部的传播距离。
这一思路建立在华为提出的“Tau Scaling Law”韬（τ）定律之上。传统摩尔定律主要关注晶体管尺寸和晶体管数量，而华为提出的Tau Scaling则更加重视信号传播时间以及芯片内部互连距离，希望通过缩短数据传输路径来获得性能和能效方面的提升。
在华为公布的测试数据中，LogicFolding可以让部分关键逻辑路径明显缩短。其中，时钟网络是重点优化对象之一。由于现代高性能处理器包含数量庞大的逻辑单元，时钟信号必须通过复杂的时钟树传播到芯片的各个区域，而为了保证信号质量，需要部署大量时钟缓冲器。
华为数据显示，通过LogicFolding重新组织相关电路后，一个处理模块中的时钟缓冲器数量可以从大约43600个减少到19000个，降幅超过50%。
与此同时，相关时钟布线长度也能够明显缩短。根据华为公布的数据，某些设计中的关键路径缩短幅度可以达到70%，而整体信号路径平均也能够缩短约20%。
其背后的原理并不复杂。芯片内部的信号线越长，寄生电阻和寄生电容就越大，驱动这些线路所需要消耗的能量也越多。通过缩短信号传播距离，可以降低互连产生的电容负载，从而减少动态功耗。
时钟网络尤其适合这种优化，因为时钟信号需要持续不断地在整个芯片内部传播。即使处理器没有执行大量实际计算，时钟树仍然会产生相当可观的功耗。因此，如果能够减少时钟缓冲器数量以及相关布线长度，就可能在不改变晶体管制造工艺的情况下获得一定的功耗收益。
这也是华为认为LogicFolding能够突破传统芯片缩放瓶颈的重要原因之一。相比单纯依赖先进光刻技术，重新设计芯片内部结构理论上可以在现有制造工艺基础上继续获得性能和能效提升。
但问题在于，芯片并不是只有二维面积。当大量高功耗逻辑电路被垂直堆叠之后，芯片的单位体积功率密度会迅速提高。传统二维芯片的主要散热路径是从硅片表面将热量传导到散热器，而在三维芯片中，位于内部的逻辑层距离外部散热结构更远，产生的热量也更难排出去。这也是半导体专家对LogicFolding最大的担忧之一。
如果两个甚至更多高功耗逻辑层被堆叠在一起，那么即使整个芯片的总功耗下降，单位体积的发热量仍然可能大幅增加。尤其是CPU核心、GPU计算单元和NPU等高功耗模块如果被放置在相互重叠的位置，就会形成非常明显的局部热点。
一旦热点温度过高，芯片就必须降低工作电压、降低频率甚至主动限制性能，否则可能影响晶体管寿命和芯片可靠性。因此，理论上的性能提升最终可能被散热限制抵消。
华为自己也已经承认，散热是LogicFolding进一步发展的核心挑战之一。随着堆叠层数增加，传统依靠金属材料将热量传导到芯片表面的被动散热方式将越来越难以满足需求。
目前华为正在探索包括金刚石散热层和微型液冷通道在内的解决方案，希望在芯片上下表面建立更加有效的热传导路径。相关研究方案甚至考虑在芯片内部或封装结构中加入微米级液冷通道，以直接带走内部产生的热量。
但这又带来了新的制造复杂性。三维堆叠并不是简单地把两块芯片上下贴在一起。为了让不同层之间实现高速通信，需要采用非常高密度的垂直互连结构，同时还要解决晶圆键合、热应力、良率以及制造过程中的温度限制等问题。
近期对华为新一代芯片的拆解已经确认，LogicFolding确实采用了两个垂直堆叠的芯片层，并通过铜对铜混合键合进行连接。相关结构中存在大量垂直互连通道，两个芯片层共同承担CPU、GPU、NPU以及其他功能模块。
这种结构能够显著缩短信号路径，这也是LogicFolding能够降低部分互连功耗的基础。但“信号路径更短”和“芯片更容易散热”是两个完全不同的问题。
事实上，这可能正是LogicFolding与传统先进制程竞争时最需要面对的矛盾。采用更先进的光刻工艺缩小晶体管，可以在提高晶体管密度的同时降低部分电容和工作电压，而LogicFolding则更多通过空间重新布局来提高密度。后者虽然能够绕开部分光刻工艺限制，却也会把越来越多的发热单元集中到有限的三维空间中。
这也是为什么一些行业专家认为，LogicFolding目前更像是一条“补偿性技术路线”，而不是完全替代先进光刻工艺。
华为目前公布的数据确实显示，新架构能够降低部分模块的功耗，同时提高晶体管密度和运行频率。但这些优势能否在更高性能、更大规模以及更多堆叠层数的情况下继续保持，目前仍然需要更多实际产品和独立测试进行验证。
尤其值得注意的是，苹果和高通等公司目前并没有采用与LogicFolding完全相同的设计路线。苹果、英特尔、高通以及其他先进芯片厂商同样在积极研究3D封装和芯片堆叠，但通常采用芯粒、3D缓存以及混合键合等方式，把不同功能模块放在独立芯片上，然后通过先进封装技术组合起来。
这种方法的一个重要优势，就是可以更加灵活地安排不同芯片层的功耗和散热。例如高功耗计算逻辑可以放在更容易散热的位置，而缓存、I/O等低功耗模块则可以放在其他层。
华为LogicFolding则更加深入地改变了芯片本身的逻辑布局，将传统二维逻辑电路进一步向垂直方向展开，因此能够获得更短的内部互连距离，但同时也承担更大的热管理压力。
不过，这并不意味着苹果和高通对LogicFolding没有兴趣。恰恰相反，随着3D集成成为半导体行业未来的重要方向，LogicFolding所涉及的逻辑垂直化设计、超高密度互连以及信号路径缩短等理念，本身具有一定技术价值。
真正的问题在于经济性和实际收益。对于能够使用台积电最先进制程的苹果和高通而言，如果通过先进光刻就可以获得更高的晶体管性能和能效，那么为了实现LogicFolding而承担额外的设计复杂度、制造成本和散热难题，未必具有足够吸引力。
而对于受到先进光刻设备限制的华为来说，情况则完全不同。通过架构创新提高现有制造工艺的实际利用效率，可以在无法自由获得最先进EUV设备的情况下继续提升芯片性能，因此LogicFolding具有非常明确的战略价值。
目前华为已经将LogicFolding从论文和技术展示推进到了商业芯片阶段，新一代麒麟处理器已经采用相关技术。这意味着未来几年将成为检验这套架构真正价值的关键时期。
如果华为能够解决散热、制造良率以及EDA工具等问题，并进一步将LogicFolding扩展到更多堆叠层，同时保持可靠性和成本可控，那么这种技术可能真正成为传统摩尔定律之外的一条重要芯片缩放路线。
但如果随着堆叠层数增加，热密度迅速上升，最终迫使芯片降低频率和功耗，那么LogicFolding通过增加三维晶体管密度获得的理论优势就可能被散热问题部分甚至大幅抵消。
因此，目前对LogicFolding最准确的评价并不是“已经突破先进制程”，也不是“没有实际价值”，而是它代表了一种非常有意义的架构探索。华为已经证明，通过重新设计芯片内部的空间布局，可以明显缩短信号路径并减少部分互连开销；而接下来真正决定这项技术上限的，则是如何把这些理论上的优势转化为可持续的性能提升，同时解决三维堆叠带来的散热和制造难题。
评论