PCI-SIG确认PCIe Gen 5.0和6.0将使用新型CopprLink电缆

PCI-SIG宣布利用全新CopprLink电缆设计开发下一代PCIeGen5.0和Gen6.0标准。虽然PCI-SIG没有详细说明新CopprLink电缆的规格或设计变化，但它确认了命名方案。CopprLink电缆将根据PCIeGen5.0和Gen6.0硬件提供内部和外部解决方案。根据PCI-SIG的说法，外部和内部电缆规格目前正在制定中，目标是在今年内发布。以下是新闻稿全文：

PCI-SIG在SC23大会上强调PCIe技术是高性能计算的首选互连技术，成员演示PCIe技术并宣布新的PCIExpress电缆命名方案。

PCI-SIG宣布PCIe内部和外部电缆的新命名方案为CopprLink。PCIe5.0和PCIe6.0内部和外部电缆规范目前正在开发中，预计将于2024年发布。

PCI-SIG是拥有和管理作为开放式行业标准的PCI规范的联盟，其成员将在SC23的1401号展位展示PCIExpress(PCIe)技术演示。

PCI-SIG邀请SC23参会者参观1401号展台，观看演示并进一步了解PCIe技术生态系统。演示将突出PCIe技术作为高性能计算(HPC)应用首选高速I/O互连技术的作用。参加演示的公司包括AsteraLabs、DolphinInterconnectSolutions、Synopsys和Tektronix。

此次演示的重点是高性能计算应用，因此CopprLink应瞄准接口，我们可能会关注接口电缆而不是电源电缆，以便为下一代平台上的各种设备提供最佳传输带宽。PCIe6.0平台的传输速率将翻一番，从32GT/s（5.0代）提高到64GT/s（6.0代）。新标准还有望在x16通道链路上提供256GB/s的带宽。

如果CopprLink与电源接口电缆有关，那么PCI-SIG将努力解决在设计当前12VHPWRGen5.0标准时遇到的一些问题。虽然随着12V-2x6标准的发布，设计逐渐得到优化，但似乎仍有改进的余地，尤其是考虑到未来的PCIeGen6.0硬件。期待在未来几个月内了解CopprLinkPCIeGen5.0和Gen6.0电缆的更多详情。