摘要：
在台北举行的SEMICON Taiwan 2026期间，三星公布了最新内存产品路线图，重点聚焦于HBM5以及全新zHBM架构。三星表示，HBM5的目标是实现相较HBM4E约两倍的整体性能，同时将单位功耗性能提升20%，并把热阻降低20%。
HBM5将采用三星自研的2纳米工艺制造基础裸片，取代HBM4和HBM4E使用的4纳米工艺。产品堆叠层数也将扩展至12层、16层和20层，预计在2028年前后进入量产。
三星近期还在Hot Chips 2026大会的预告资料中确认，公司正准备推出HBM4E，目标速度为每引脚16 Gbps。目前三星正在出货的HBM4速度为每引脚11.7 Gbps。
相比传统HBM将内存置于加速器旁边的设计，zHBM采用更激进的垂直整合方式，直接把内存堆叠在处理器上方，从而缩短数据传输路径，并提高带宽与能源效率。三星预计，zHBM的原始性能将达到HBM4E的8倍，单位功耗性能达到3倍，同时将热阻降低75%至90%。
三星已在FMS 2026上展示业界首批zHBM概念产品，预计这种全新架构将在2029年之后推出。重新设计HBM架构似乎已成为行业发展方向。英伟达近期也公布了定制NVHBM内存方案，将内存控制器从计算裸片转移到HBM基础裸片中。
在NAND领域，三星正在开发面向2028年送样的zNAND-O。该产品的目标是实现相当于DRAM 10倍的位密度，同时提供约7倍的读取带宽，并保持传统NAND的功耗效率。
三星面临的竞争也在加剧。除了SK海力士之外，中国存储厂商长江存储近期也提出了雄心勃勃的目标，计划在2027年底前超越三星和SK海力士。
在此次活动前举行的Memory Executive Summit上，三星还介绍了名为“C.U.B.E”的内存发展框架，分别代表容量、利用率、带宽和效率。该战略包括通过垂直扩展内存容量，在不增加PCB占用面积的情况下提升容量；利用优化的3D架构降低延迟；采用垂直高速通道取代传统水平数据路径；以及从位级别着手改善功耗控制与散热管理。
评论