AMD新款4纳米"StrixPoint"移动处理器的首张芯片照片浮出水面，这要归功于中国社交媒体上的一位发烧友。"StrixPoint"的芯片尺寸明显大于"Phoenix"。它的尺寸为12.06毫米x18.71毫米（长x宽），而"Phoenix"的尺寸为9.06毫米x15.01毫米。芯片尺寸的增加主要来自于更大的CPU、iGPU和NPU。工艺从"Phoenix"及其衍生产品"HawkPoint"的台积电N4改进为较新的台积电N4P节点。
Nemez(GPUsAreMagic)详细注释了裸片截图。CPU现在有12个核心，分布在两个CCX上，其中一个包含4个"Zen5"核心，共享16MB三级缓存；另一个包含8个"Zen5c"核心，共享8MB三级缓存。这两个CCX通过InfinityFabric与芯片的其他部分相连。相当大的iGPU位于芯片的中央区域。它基于RDNA3.5图形架构，拥有8个工作组处理器(WGP)，或16个计算单元(CU)，价值1,024个流处理器。其他关键组件包括4个渲染后端（16个ROP）和控制逻辑。GPU有自己的2MB二级缓存，用于缓冲向InfinityFabric的传输。
与iGPU略有不同的是其关联组件--媒体引擎和显示引擎。媒体引擎为h.264、h.265和AV1以及几种传统视频格式的编码和解码提供硬件加速。显示引擎负责将iGPU的帧输出编码为各种连接器格式（如DisplayPort、eDP、HDMI），包括硬件加速显示流压缩；而显示物理层器件则处理连接器的物理层。
NPU是"StrixPoint"的第三个主要逻辑组件。AMD的第二代NPU明显大于"Phoenix"中的NPU。它基于更先进的XDNA2架构，包含32个人工智能引擎瓦片，可与自己的高速本地内存和与InfinityFabric接口的控制逻辑对话。该NPU的设计满足并超越了MicrosoftCopilot+的硬件要求，可提供50TOPS的吞吐量。
内存控制器支持双通道（160位）DDR5（本机DDR5-5600）和128位LPDDR5（速度高达LPDDR5-7500）。Nemez指出，"Phoenix2"和"Phoenix"芯片上也有这种SRAM缓存，但"Raphael"和"DragonRange"中的cIOD内存控制器上没有。
"StrixPoint"芯片的PCIe根复合体比"Phoenix"小，而"Phoenix"的根复合体又比"Cezanne"小。在过去的三代产品中，AMD一直在将PCIe通道数减少4个。"Cezanne"具有24条PCIeGen3通道（x16PEG+x4NVMe+x4芯片组总线或GPP）；而"Phoenix"则将其缩短为20条PCIeGen4通道（x8PEG+x4NVMe+x4芯片组总线或GPP+x4配置为USB4）。较新的"StrixPoint"则将其进一步缩减至16条PCIeGen4通道（x8PEG+x4NVMe+x4配置为USB4或GPP）。
减少PCIe通道背后的理念是，"StrixPoint"旨在与"LunarLake"对决，后者也只有x4的PEG/GPP通道，而当"ArrowLake-H"和"ArrowLake-HX"最终面世时，它们将遭遇AMD的"FireRange"芯片，后者拥有28条PCIeGen5接口，甚至可以与最快的独立移动GPU配对。